第1章 概述

1．电子计算机主要由 运算器 、 控制器 、 存储器 、 输入设备 和 输出设备 等五部分组成。 2． 运算器 和 控制器 集成在一块芯片上，被称作CPU。

3．总线按其功能可分 数据总线 、 地址总线 和 控制总线 三种不同类型的总线。 4．计算机系统与外部设备之间相互连接的总线称为 系统总线（或通信总线） ；

用于连接微型机系统内各插件板的总线称为系统内总线（板级总线） ； CPU内部连接各寄存器及运算部件之间的总线称为 内部总线 。

5．迄今为止电子计算机所共同遵循的工作原理是 程序存储 和 程序控制 的工作原理。这种原理又称为 冯·诺依曼型 原理。 第3章 微处理器及其结构

1．8086/8088 CPU执行指令中所需操作数地址由 EU 计算出 16 位偏移量部分送 BIU ，由 BIU 最后形成一个 20 位的内存单元物理地址。

2．8086/8088 CPU在总线周期的T1 时刻，用A19/S6～A16/S3 输出 20 位地址信息的最高 4 位，而在其他时钟周期，则输出 状态 信息。

3．8086/8088 CPU复位后，从 0FFFF0H 单元开始读取指令字节，一般这个单元在 ROM 区中，在其中设置一条 跳转 指令，使CPU对系统进行初始化。

4．8086系统的存储体系结构中，1MB存储体分 2 个库，每个库的容量都是512K字节，其中和数据总线D15～D8相连的库全部由 奇地址 单元组成，称为高位字节库，并用BHE作为此库的选通信号。 5．8086/8088系统中，可以有 64K 个段起始地址，任意相邻的两个段起始地址相距 16 个存储单元。

6．用段基值及偏移量来指明内存单元地址的方式称为 逻辑地址 。

7．通常8086/8088 CPU中当EU执行一条占用很多时钟周期的指令时，或者在多处理器系统中在交换总线控制时会出现 空闲 状态。

8．8086 CPU使用 16 根地址线访问I/O端口，最多可访问 64K 个字节端口，使用 20 根地址线访问存储单元，最多可访问 1M 个字节单元。

9．CPU取一条指令并执行该指令的时间称为 指令 周期，它通常包含若干个 总线 周期，而后者又包含有若干个 时钟 周期。

1．某微机最大可寻址的内存空间为16MB，其CPU的地址总线至少应有（24）条。 2．8086/8088 CPU的RESET引脚至少应维持 4 个时钟周期的正脉冲宽度才能有效复位。 3．当RESET信号进入高电平状态时，将使8086/8088 CPU的 CS 寄存器初始化为0FFFFH。 4．8086/8088 CPU 与慢速存储器或I/O 接口之间进行数据传输，为了使传送速度匹配，有时需要在 T3 和T4状态之间插入若干等待周期TW。

5．8086/8088 CPU中标志寄存器的主要作用是 产生影响或控制某些后续指令所需的标志 。 6．8086最小模式下的存储器读周期中地址锁存发生在总线周期的 T1 时刻。

7．指令指针IP的作用是 保存正在执行的一条指令 。

8．8086CPU有两种工作模式，最小模式的特点是 CPU提供全部控制信号。 第4章 8086/8088CPU指令系统

1．寄存器间接寻址方式中，操作数在 存储单元 中。 2．用BP作基址变址寻址时，操作数所在的段是当前 堆栈段。 9．条件转移指令JNE的条件是 ZF＝0 。

4．调用CALL指令可有 段内直接.段内间接.段间直接.段间间接 。

5．在数据传送类指令中，只有 SAHF 和 POPF 两条指令会影响标志位的值，其中指令 POPF 是唯一可以改变TF标志的指令。 第5章 汇编语言程序设计

1．段定义伪指令语句用 SEGMENT 语句表示开始，以 ENDS 语句表示结束。

2．ARRAY DW 10 DUP（5 DUP （4 DUP （20H，40H，60H））语句执行后共占 1200 字节存储单元。 3．汇编语句中，一个过程有NEAR和FAR两种属性。NEAR属性表示主程序和子程序 在同一个代码段中 ，FAR属性表示主程序和子程序不在同一个代码段中。 4．DOS系统功能号应放在 AH 寄存器中。

…… 此处隐藏2669字 ……

B. 执行 INTO后面的指令 D. 显示器显示 OVERFLOW

7．有一微机系统，采用CPU的低10位地址线A0~A9作为输入输出口的地址线，系统中接口芯片内部有16个端口地址，该接口芯片的片选信号由地址译码器产生，则地址译码器的输入地址线

搜索“cmpx.com.cn”或“综合文库网”即可找到本站免费阅读全部范文。收藏本站方便下次阅读，综合文库网，提供最新高等教育微机原理试题集+答案全文阅读和word下载服务。