QuartusII的原理图输入设计

--------计数译码及显示电路

一、实验目的

1、 熟悉和掌握QuartusII软件的使用方法；

2、 学习和掌握基于原理图输入的EDA设计流程和设计方法； 3、 学习和掌握用EDA实验开发系统进行硬件验证的方法。 二、实验内容

用一片74160和一片7448设计一个计数、译码及显示电路。 三、实验条件 （1）电脑。

（2）开发软件：MAX+PLUSII。

（3）实验设备：EL—EDA—V型、EDA实验开发系统。 （4）拟用芯片：ACEX1K:EP1K100QC208-3。 四、实验设计 （1）、用一片74160设计的计数器的逻辑电路图

VCC74160LDNABCDENTENPCLRNCLKinstENINPUTVCCQAQBQCQDRCOQ[0]Q[1]Q[2]Q[3]Q[3..0]OUTPUTQ[3..0]OUTPUTCOCLRCLKINPUTVCCINPUTVCCCOUNTERGND VCC（2）、用一片7448设计的译码器的逻辑电路图

A[3..0]INPUTVCCA[3..0]A[0]A[1]A[2]A[3]7448ABCDLTNRBINBINinstOAOBOCODOEOFOGRBONL[0]L[1]L[2]L[3]L[4]L[5]L[6]L[6..0]OUTPUTL[6..0]BCD TO 7SEG

（3）计数、译码及显示电路的逻辑电路图

JSENINPUTVCCINPUTVCCINPUTVCCYMENQ[3..0]CLRCOCLKA[3..0]L[6..0]OUTPUTL[6..0]PIN_8PIN_7CLKPIN_78CLRinstinst1PIN_97PIN_96PIN_95PIN_94PIN_93PIN_92PIN_90OUTPUTCOPIN_36 （4）、仿真波形

(5)管脚锁定 全加器引脚 EPF1K100QC208-3芯片 EDA实验开发系统 CLK Pin78 CLK5 CLR Pin7 D0 EN Pin8 D1 L [0] Pin90 a … … … L [6] Pin97 g CO Pin36 LED0 五、实验结果及总结 （1）系统仿真情况

系统功能仿真结果与时序仿真结果分别如图1、图2所示：

…… 此处隐藏0字 ……

图1、系统功能仿真结果

图2、系统时序仿真结果

从系统仿真结果可以看出，本系统完全符合设计要求。同时从系统时序仿真结果可以看出，从输入到输出有一定的延时，在75ms左右，这正是器件延时特性的反映。 （2）硬件验证情况

CLK接CLK5，CLR接键1，EN接键2， CO接发光二极管D1，L [0]~L [6]接发光二极管D2~D8，BO接发光二极管D9，用一片74160和一片7448设计一个计数、译码及显示电路硬件验证结果表如下表所示。。从实验结果可以看出，本系统完全符合设计要求。 CLK 0 CLR 1 EN CO L[6] L[5] L[4] L[3] L[2] L[1] L[0] 1 0 0 1 1 1 1 1 1 1 1 1 0 0 0 0 0 1 1 0 0 1 1 0 0 0 0 0 1 1 0 1 1 1 0 1 0 1 1 0 1 1 0 0 1 0 0 1 1 1 0 1 1 1 0 1 0 0 1 1 1 1 1 1 0 1 1 0 0 1 1 1 1 1 1 1 1 1 0 0 0 0 0 1 1 0 0 1 0 0 0 0 0 0 1 1 0 1 1 0 0 0 0 0 0 1 1 0 0 1 1 0 0 0 0 0 1 1 0 1 1 1 0 1 0 1 1 0 1 1 （3）实验过程中出现的问题及解决办法

经过绘制一片74160和一片7448设计一个计数、译码及显示电路的原理图输入，由于从图形设计文件创建模块JS和YM在总原理图中的连线用细线连接，而出现错误，分析了编译的错误并改正，将模块连接的细线换成总线连接，再进行全编译，直至出现成功。接着进行仿真和引脚锁定再编译，出现正确，在EDA实验开发系统进行硬件测试。经测试实验结果完全正确。